笔记

下图为1位全加器逻辑电路图

下图为n位串行进位加法器

下图为并行进位全加器FA1~FA4的逻辑电路图

总结

串行进位加法器

并行进位加法器（两种）

  1. ​ 组内并行组间串行
  2. ​ 组内并行组间并行

延迟时间：组内并行组间并行<组内并行组间串行<串行进位加法器

复杂程度：组内并行组间并行>组内并行组间串行>串行进位加法器